科技 · 创新 · 未来

楷登电子与新思科技完成A14设计流程认证,中国台湾地区台积电生态提速

‍
6ab8e188215cb - 科技资讯 前沿科技 人工智能 芯片 5G 互联网技术 科技创新

2026年9月27日

据DIGITIMES Asia报道,楷登电子(Cadence)与新思科技(Synopsys)日前宣布,其关键电子设计自动化(EDA)流程已获得中国台湾地区台积电A14制程技术认证。相关进展于9月23日在美国加州圣克拉拉举行的台积电北美开放创新平台(OIP)生态论坛公布,覆盖数字实现、定制与模拟设计、签核等关键环节,并延伸至接口IP、芯粒(Chiplet)、多裸晶系统及先进封装。台积电已确认A14计划于2028年量产;据原文所述,其风险试产目标指向2027年。

6ab8e1886d7af - 科技资讯 前沿科技 人工智能 芯片 5G 互联网技术 科技创新

新思科技与台积电的协作重点(原图文字已转为简体中文) 图片来源:Synopsys

认证覆盖设计全流程,但不等同于量产落地

楷登电子此次获得认证的范围包括数字全流程、签核流程以及定制与模拟设计流程。数字流程涉及Innovus实现系统,并由Tempus时序与工程变更签核、Voltus电源完整性、Quantus寄生参数提取、Pegasus物理验证等工具协同;Virtuoso Studio则面向定制与模拟设计,支持符合设计规则的版图生成及面向A14的自动化迁移。

新思科技方面,A14数字与模拟流程已完成认证,方法学从实现延伸至签核;公司同时与台积电推进A14模拟器件自动布线能力。对芯片设计企业而言,认证意味着EDA工具、工艺设计套件(PDK)、设计规则和签核模型已完成一轮系统性对接,可降低新节点导入初期的流程不确定性。但它并不代表客户芯片已经流片成功,也不能直接等同于A14商业量产良率已成熟。

IP准备度成为A14客户能否按期流片的关键

除工具链外,接口与基础IP的到位时间直接影响客户项目排期。楷登电子称,其UCIe 64G IP已在A14上完成流片,LPDDR6 IP正在开发;面向高性能计算、人工智能和网络应用的标准单元、GPIO及存储器编译器等基础与混合信号IP,预计于2026年第四季度提供。

新思科技9月发布的信息还覆盖其2纳米IP组合,包括PCIe 7.0、HBM4、LPDDR6、224G以太网PHY与UCIe等。不过需要区分的是,这些接口IP里程碑主要面向台积电N2P等2纳米平台;本轮与A14直接相关的新进展,核心仍是数字、模拟设计流程认证及后续设计使能。这样的边界区分,有助于避免把“已有2纳米IP组合”误写成“全部IP已经在A14完成硅验证”。

A14性能与良率指标向前推进,量产验证仍需时间

台积电将A14定位为第二代纳米片晶体管平台,并引入NanoFlex Pro标准单元架构。按公司公布的数据,与N2相比,A14在相同功耗下可提升10%至15%的速度,或在相同速度下降低25%至30%的功耗,芯片密度增幅接近20%。这些数据属于台积电基于工艺平台给出的目标区间,实际收益仍会因产品架构、频率、电压及设计规则选择而异。

在2026年第二季度业绩说明会上,台积电表示,A14内部类产品测试载具的器件性能已接近既定目标的90%,256Mb SRAM测试芯片良率也接近90%,智能手机与高性能计算、人工智能客户参与度较高,相关流片活动进度提前。需要注意的是,SRAM测试结构具有高度重复性,其良率可用于观察缺陷密度和工艺均匀性,却不能直接替代大型商用处理器的功能良率与参数良率。因此,A14是否如期进入规模量产,仍要观察客户首批流片、IP硅验证、设计规则收敛以及制造爬坡情况。

竞争焦点由晶体管延伸至芯片、内存与先进封装协同

A14生态的另一条主线,是将前沿制程与先进封装、光互连和供电方案放在同一设计环境中优化。楷登电子表示,其工具已支持台积电SoW-X晶圆级系统全流程,可处理数百颗芯粒与数百万个凸点,并支持约5倍光罩面积的CoWoS-L类先进封装设计;同时,TSMC-COUPE光子引擎可与楷登224G SerDes IP协同。

新思科技则将集成式电压调节器(IVR)的协同设计与仿真纳入CoWoS多裸晶环境,重点处理电源完整性和散热问题,并通过光子与电子协同流程支持基于TSMC-COUPE的共封装光学开发。对于AI加速器,性能瓶颈正从单一逻辑芯片扩展到HBM带宽、裸晶间互连、供电、散热和封装尺寸。EDA厂商与晶圆代工厂提前完成联合认证,本质上是在量产前把这些系统级约束前移到设计阶段。

产业观察:生态成熟度将决定A14的导入速度

从产业链角度看,本次认证的价值不只在于工具“能够运行”,而在于A14客户可获得一条更接近生产条件的端到端路径:从PDK、数字与模拟实现、签核,到接口IP、芯粒互连和先进封装协同。节点越先进,设计成本和一次流片失败的代价越高,成熟的EDA与IP生态越可能成为客户选择代工平台的重要因素。

未来一年,A14商业化进度可重点观察四项指标:首批客户流片及回片结果、关键接口与基础IP的实际交付、商业芯片而非测试结构的良率表现,以及大尺寸先进封装的电源与热设计能否通过系统级验证。在这些证据陆续出现之前,现阶段更准确的判断是:A14已从早期工艺开发进入设计生态加速准备期,但距离规模量产仍有工程验证与制造爬坡需要完成。

原文标题:Cadence, Synopsys certify TSMC A14 design flows ahead of 2028 production
原文媒体:DIGITIMES

            














6ab8e18896fb5 - 科技资讯 前沿科技 人工智能 芯片 5G 互联网技术 科技创新
6ab8e188d9bab - 科技资讯 前沿科技 人工智能 芯片 5G 互联网技术 科技创新

未经允许不得转载:点森科技 - 科技资讯_数码产品_互联网观察_智能硬件 » 楷登电子与新思科技完成A14设计流程认证,中国台湾地区台积电生态提速

分享到: 生成海报